应用落地

     目前主要研究7款芯片: 具有超强抗干扰能力的CMOS 65nm高能效无线接收机、探极系列深度学习加速器芯片FPGA、CMOS 65nm多通道全无线神经记录芯片、CMOS 65nm高纯度注入锁定时钟倍频器芯片、CMOS 65nm亚采样全数字锁相环芯片、CMOS 65nm射频能量传输接收机芯片、CMOS 65nm 存内计算结合算法电路构架优化的类脑计算芯片内核。


     一、具有超强抗干扰能力的CMOS 65nm高能效无线接收机

      • 功能简介：无线信号收发。


     二、探极系列深度学习加速器芯片FPGA

      • 功能简介：支持多精度计算，16b/8b特征值及权重；支持卷积神经网络，循环神经网络，支持不同结构神经网络ResNet，LSTM，GRU；有限支持稀疏性网络：跳过全连接网络中0特征值对应的数据传输与计算；高能效分布式存储特征值。支持人脸识别、图像分类及语音关键词检测。

      • 技术亮点：
      o 两个8b计算子单元组成一个16b计算单元，以支持不同精度的神经网络计算；
      o 规则的计算阵列用于计算卷积神经网络中的矩阵乘法，循环神经网络中的矩阵向量乘法，该部分计算量占整个网络的80%至95%。灵活的后处理单元用于实现神经网络中的激活函数，归一化操作，向量间的元素乘或加，以支持不同结构的神经网络；
      o 全连接网络中一个特征值需要和大量不同的权重完成乘法。该加速器在计算全连接网络时，提前检测特征值是否为零，若为零则不再加载对应权重以及进行相应计算。该技术可减少片上片下数据的传输以及避免不必要计算，降低了计算延迟和功耗；

      o 该加速器使用两级存储单元存储特征值。第一级存储单元存储计算的中间结果以及输出特征值，作为下一层神经网络的输入特征值。第二级存储单元存储当前层神经网络正在计算的特征值，并在不同的权重之间进行复用。该技术减少了片上片下数据传输，以及片上不同单元间数据传输。


     三、CMOS 65nm多通道全无线神经记录芯片

      • 功能简介：集成64通道模拟前端，数模转换器，电源管理模块，无线数据发射机，无线指令接收机。


     四、CMOS 65nm高纯度注入锁定时钟倍频器芯片

      • 功能简介：使用全数字环路抑制毛刺。


     五、CMOS 65nm亚采样全数字锁相环芯片

      • 功能简介：使用亚采样架构，全数字实现的分数频锁相环。


     六、CMOS 65nm射频能量传输接收机芯片

      • 功能简介：使用有源整波器对915MHz射频功率进行能量采集；为物联网类脑芯片提供能量。


     七、CMOS 65nm 存内计算结合算法电路构架优化的类脑计算芯片内核

      • 功能简介：采用新型存内计算构架，结合算法电路构架优化，大幅度降低存储访问次数与乘法计算次数，支持图像识别。